AMD obniża szybkość zegara w chipach 12-rdzeniowych

Nadchodzące 12-rdzeniowe układy Advanced Micro Devices będą czerpać taką samą moc jak istniejące sześciordzeniowe żetony, ale będą miały zmniejszoną częstotliwość taktowania, powiedział urzędnik firmy w poniedziałek.

Nadchodzące 12-rdzeniowe serwery firmy, o kodowej nazwie Magny-Cours, umieściły w jednym pakiecie dwa sześciordzeniowe chipy. Ten sam krzem jest wykorzystywany w istniejących sześciordzeniowych procesorach o kodowym nazwie Istanbul, które są częścią procesorów serwerowych Opteron. AMD zaprojektowało układy Magny-Cours, które miały taką samą moc jak układy Istanbul, powiedział Pat Conway, członek personelu technicznego AMD, podczas prezentacji na konferencji Hot Chips na Uniwersytecie Stanforda.

Odpowiadając na pytanie publiczności o tym, jak Magny- Cours, z dwoma żetonami, użyje tej samej mocy co jeden układ w Stambule, Conway powiedział, że AMD zmniejsza prędkość zegara Magny-Cours i dodaje, że dodawane są funkcje zarządzania zasilaniem.

Conway odmówił komentarza potencjalne prędkości zegara układów 12-rdzeniowych w odpowiedzi na pytanie. "To szczegół, który zamierzamy zaoszczędzić na premierze produktu" - powiedział Conway. Żetony są skierowane do serwerów i są wydawane w pierwszym kwartale 2010 roku.

Producenci układów scalonych, takich jak Intel i AMD, powrócili do dodawania rdzeni w celu zwiększenia wydajności układów już na początku dekady, ponieważ zwiększenie prędkości zegara doprowadziło do nadmiernego rozpraszania ciepła i zużycie energii.

Mimo że częstotliwość zegara spadnie, układy Magny-Cours będą miały większą wydajność w porównaniu do istniejących układów Opteron, powiedział Conway. Większy bufor i zwiększone rdzenie spowodują, że serwery będą szybsze, powiedział Conway. Na przykład serwer będzie w stanie wykonywać zadania szybciej w środowiskach zwirtualizowanych z większą liczbą rdzeni, umożliwiając serwerom obsługiwanie większej liczby maszyn wirtualnych.

Conway mówił również o drobniejszych szczegółach w układzie Magny-Cours. Dwa sześciordzeniowe układy scalone są połączone czterema hiperwątkowymi interkonektami i są przeznaczone dla serwerów dwu- i cztero-gniazdowych, powiedział Conway. Obejmuje on łącznie 12 MB pamięci podręcznej L3, a każdy rdzeń obsługuje 512 KB pamięci podręcznej L2. Chipy będą produkowane przez spinoff AMD, GlobalFoundries, przy użyciu istniejącej 45-nanometrowej technologii.

AMD pracuje również nad nową architekturą chipów x86 o nazwie Bulldozer. Architektura zostanie wykorzystana w układach scalonych wyprodukowanych w procesie 32 nm w 2011 roku. Firma planuje wydanie 16-rdzeniowego mikroprocesora o nazwie kodowej Interlagos, która ma zostać wydana w 2011 roku.